ケイデンス、インテル18A およびインテル18A-P テクノロジーに最適化したデザイン IP ポートフォリオを拡充

AI、HPC、モビリティ・アプリケーションを推進

[画像: https://prcdn.freetls.fastly.net/release_image/157775/7/157775-7-d6806a51e2c22f2265f536c02ab742d2-839x158.png?width=536&quality=85%2C75&format=jpeg&auto=webp&fit=bounds&bg-color=fff ]
要旨：
・インテル社の先端テクノロジー向けに最適化されたケイデンスの設計IPポートフォリオを大幅に拡充
・AI主導のデジタルおよびアナログ/カスタムEDAソリューションがインテル18AテクノロジーのPDKに認定され、最適化されたPPAを提供
・Intel Foundry 社のEMIBおよびEMIB-Tテクノロジー向けにアドバンストパッケージ設計リファレンスフローを共同開発し、最新のPDKに認定
・Intel 14A-Eの早期設計テクノロジーの共同最適化に関する取り組みを実施中
・Intel Foundry Chiplet Allianceに創設メンバーとして参加


ケイデンス（本社 米国カリフォルニア州サンノゼ市）は、4月29日（米国時間）、インテル(R) 18Aおよびインテル(R) 18A-Pテクノロジー向けにに最適化された設計IPポートフォリオを大幅に拡充し、最新のインテル(R) 18A PDK（process design kit）向けにCadence(R)のデジタルおよびアナログ/カスタム設計ソリューションの認定を受けたことを発表しました。ケイデンスは、Intel Foundry 社との戦略的パートナーシップを通じて、人工知能および機械学習（AI/ML）、ハイパフォーマンスコンピューティング（HPC）、先進モビリティ向けアプリケーションの業界で、イノベーションを推進し、リーダーシップを発揮し続けています。

ケイデンスは、RibbonFET GAA（Gate-all-around）トランジスタやPowerVia BSPDN (Back Side Power Delivery Network)など、インテル18A/18A-Pノードの革新的な機能をフル活用した包括的なソリューションの設計と最適化のために、Intel Foundry 社と緊密に協力してきました。この協業により、優れた電力、性能、面積（PPA）効率を達成し、最先端のSoC設計において市場投入までの時間を短縮することができます。

インテル18A/18A-Pテクノロジーにおけてケイデンスの広範な設計IPポートフォリオに追加された最新機能は、近日中に利用可能になります：
⚫︎ AIファクトリーにおけるアクセラレータ・ネットワークのスケールアップおよびスケールアウトのための最新規格であるUniversal Accelerator Link(TM)(UALink(TM)) および Ultra Ethernet(TM) 向けのlong-range 224G SerDes
⚫︎ DDR5 - MRDIMM Gen2 対応の 12.8G、AI アプリケーション向けの最新の DRAM テクノロジーをサポート
⚫︎ Universal Chiplet Interconnect Express(TM)(UCIe(TM)) 1. 1 48G、マルチダイのシステムインパッケージ（SiP）の統合をシームレスに促進し、高データレートでスケーラブルなチップレットアーキテクチャを実現
⚫︎ 最新のコンシューマ規格と互換性のあるアドバンストコンピューティングおよびペリフェラル・コネクティビティIPにより、幅広いコンシューマおよびモビリティ要件に対応するスケーラブルな組み込みアプリケーションを実現：
⚪︎ 10G マルチプロトコル SerDes PHY、PCI Express(R)(PCIe(R))3.0、DisplayPort、Ethernet をサポート
⚪︎ eUSB2 v2.0
⚪︎ MIPI(R)SoundWire(R)I3S

ケイデンスの拡充されたポートフォリオには、インテル 18A テクノロジーファミリで既に利用可能な設計 IPも含みます：
長距離でもロバスト性の高いデータインテグリティを実現する優れたビットエラーレート（BER）性能を備えた 112G Extended Long-Reach SerDes、PCIe 6.0、CXL 3.0
56G イーサネット用の 64G MP PHY、マルチスタンダード対応の LPDDR5X/5 - 8533 Mbps
高度なパッケージング向けの UCIe 1.0 16G

これにより顧客は、インテル(R) 18A/18A-P RibbonFETとPowerViaの実装を活用したAI/ML、HPC、モビリティ向けアプリケーションのための幅広いIPオプションを入手可能です。

インテル18Aおよび18A-Pテクノロジー向けの新しいIPに加え、ケイデンスのAI主導の包括的なスイートが、最新のインテル18AノードPDKの認証を受けました。これには、Cadence Cerebrus(R) Intelligent Chip Explorer、Genus(TM) Synthesis Solution、Innovus(TM) Implementation System、Quantus(TM) Extraction Solution、Quantus Field Solver、Tempus(TM) Timing Solution、Pegasus(TM) Verification Systemなど、ロバスト性の高いAI主導型ソリューションであるCadence RTL-to-GDS flowが含まれます。このフローには、Cadence Virtuoso(R) Studio、統合Spectre(R)プラットフォーム、Voltus(TM)-XFi Custom Power IntegrityソリューションなどのカスタムIC設計ソリューションも含まれます。

一方、ケイデンスとIntel Foundry 社は、インテル14A-E 向けの早期設計テクノロジーの共同最適化に取り組んでおり、次世代の高度なノード向けに ケイデンスの EDA フローの準備を整えています。
さらに、ケイデンスとIntel Foundry 社は、EMIB-T（Embedded Multi-die Interconnect Bridge-T）技術を活用したアドバンストパッケージングワークフロー(https://www.cadence.com/ja_JP/home/company/newsroom/press-releases/pr/2024/cadence-and-intel-foundry-collaborate-to-enable-heterogeneous-integration-with-emib-packaging-technology.html)の開発でも提携しています。このソリューションにより、複雑なマルチチップレットアーキテクチャの統合が合理化され、データ変換が不要になり、設計サイクルが短縮され、早期の熱、シグナルインテグリティ、パワーモデリングとの並行作業が可能になります。また、標準規格への準拠を保証し、リスクを低減することで、インテルテクノロジーの採用を簡素化します。

ケイデンスは、Intel Foundry Accelerator Alliance Programのサポートを継続し、Intel Foundry Chiplet Alliance Programの創設メンバーとして参加しました。これは、ターゲットとするアプリケーションや市場向けに、相互運用可能でセキュアなチップレットソリューションを活用した設計を展開しようとする顧客に対して、ケイデンスのソリューションが確実でスケーラブルなパスを提供できるようにするためです。ケイデンスはすでに、EDA、IP、Design ServicesならびにUSMAG Alliancesに参加しています。

ケイデンスとIntel Foundry社との協業に関する詳細は、Intel Foundry社のパートナー・ウェブページ(https://www.cadence.com/ja_JP/home/alliances/foundry-partners.html#intel)をご覧ください。

Intel Foundry社コメント
Suk Lee氏（vice president and general manager, Ecosystem Technology Office）
「継続的な協業を通じてソリューションを最適化する中で、ケイデンスの革新的なIPソリューションとインテル18Aおよび18A-Pテクノロジーの組み合わせは、AI/MLおよびHPCアプリケーションに有利に働きます。両社が協力することで、チップレットを含む高性能ソリューションの開発が加速し、業界の進化するニーズに対応するとともに、両社の顧客がPPAの効率化を推進し、革新的な次世代SoC設計の市場投入までの時間を短縮できるようになります。」

ケイデンス・コメント
Boyd Phelps（senior vice president and general manager of the Silicon Solutions Group）
「ケイデンスは、インテル18Aおよび18A-Pテクノロジーを使用して、次世代のAI、HPC、モビリティ設計を促進する最前線にいます。「Intel Foundry社向けに拡充された弊社の設計IPポートフォリオは、クラス最高のシリコンソリューションを提供するという弊社のコミットメントに基づくものであり、主要な標準規格の高度な実装は、スケーラブルで高性能な設計を実現するための鍵となります。今後もIntel Foundry社と提携し、現在だけでなく将来のAIファクトリーやコンピュートプラットフォームのニーズに対応するIPソリューションを構築していくことを楽しみにしています。」

※本プレスリリースは、2025年4月29日（米国時間）に米国ケイデンス・デザイン・システムズ社より発表されたプレスリリースの抄訳です。
記載内容およびその解釈については、英語版リリース(https://www.cadence.com/en_US/home/company/newsroom/press-releases/pr/2025/cadence-expands-design-ip-portfolio-optimized-for-intel-18a-and.html?utm_source=chatgpt.com)が正式なものとなります。

ケイデンスについて
ケイデンスはAI分野とデジタルツインのマーケットリーダーであり、シリコンからシステムまでのエンジニアリング設計におけてイノベーションを加速させる演算ソフトウェアのアプリケーションのパイオニアです。ケイデンスのIntelligent System Design戦略に基づくケイデンスの設計ソリューションは、ハイパースケールコンピューティング、モバイル通信、自動車、航空宇宙、産業、ライフサイエンス、ロボティクスなど、幅広い市場に対応するチップから電気機械システムまで、世界をリードする半導体およびシステム企業が次世代製品を構築するために不可欠なものです。2024年、ケイデンスはWall Street Journal紙により、世界で最も優れた経営を行っている企業トップ100に選ばれました。ケイデンスのソリューションは無限の可能性を提供します。ケイデンスに関する詳細についてはcadence.com(https://www.cadence.com/jp)をご参照ください。


※本プレスリリースは、2025年4月29日に米国で発表されたプレスリリースを日本語に翻訳したものです。内容および解釈については、英語版が正式なものとされます。

この件に関する問い合わせ先
フィールド・マーケティング部
TEL: 045-475-2311　FAX: 045-475-2218
E-mail: japan_pr@cadence.com