ケイデンスとTSMCはAIおよび3D-ICチップ設計を推進、TSMC A16およびN2Pプロセステクノロジー向けの設計ソリューションが認定済み
2025年5月12日（月）12時17分 PR TIMES
[画像: https://prcdn.freetls.fastly.net/release_image/157775/6/157775-6-2870f2ce10cbe6678f5ce020747db02d-839x158.png?width=536&quality=85%2C75&format=jpeg&auto=webp&fit=bounds&bg-color=fff ]
ケイデンス（本社 米国カリフォルニア州サンノゼ市）は、4月23日（米国時間）にTSMCとの長年の協力関係をさらに強化すると発表しました。認証された設計フロー、シリコン実証済みのIP、および継続的な技術協力を通じて、3D-ICおよび先端ノードにおける設計からシリコンまでの時間を短縮します。ケイデンスは、TSMC N2P、N5、N3プロセスノード向けIPのリーディングプロバイダとして、チップレットやSoC、先端パッケージング、3D-ICに至るまで、複数のアプリケーション向けに最先端のAI主導型設計ソリューションをTSMCエコシステムに提供し続けています。この深い協力関係は、TSMC N2PおよびA16(TM)テクノロジー向けの認証ツールとフローを網羅し、TSMC 3DFabric(R)設計とパッケージングのサポートを拡張することで、TSMC A14へ道を切り開くとともに3D-ICの可能性をさらに引き出します。加えて、ケイデンスとTSMCは、利用可能なN3P設計ソリューションに基づき、新たに発表されたTSMC N3Cテクノロジー認証を拡張していきます。
N2PおよびA16 AIシリコン設計
ケイデンスは、TSMCの先進的なN2PおよびA16(TM)プロセステクノロジー向けの認定ツールと最適化されたIPにより、AIチップ設計のイノベーションを推進しています。メモリIPのリーダーシップを強化するケイデンスは、N2P向けにTSMC 9000プレシリコン認定DDR5(https://www.cadence.com/ja_JP/home/tools/silicon-solutions/protocol-ip/denali-memory-interface-and-storage-ip/ddr-phy-and-controller.html/) 12.8G IPを提供しています。ケイデンスのデジタル(https://www.cadence.com/ja_JP/home/tools/digital-design-and-signoff.html)、カスタム/アナログ設計(https://www.cadence.com/ja_JP/home/tools/custom-ic-analog-rf-design.html)および熱解析ソリューション(https://www.cadence.com/ja_JP/home/tools/system-analysis/thermal-solutions/celsius-studio.html)は、TSMC N2PおよびA16テクノロジーの認証を受けています。大規模言語モデル（LLM）の活用など、N2P向けのAI主導型デジタル設計ソリューションと組み合わせることで、将来のプロセスノードのデジタル設計フローを改善する上で重要な役割を果たします。
最先端のオートモーティブソリューション
ADAS、自律走行、ソフトウェア定義型自動車は、次世代アプリケーション向けの最先端シリコンが必要不可欠です。ケイデンスは、TSMC N5AおよびN3Aプロセス向けに認証されたIPにより、この進化を加速しています。LPDDR5X-9600、PCI Express(R) (PCIe(R)) 5.0、CXL 2.0、25G-KRおよび10GマルチプロトコルSerDesを特徴とするケイデンスの高性能設計IPポートフォリオ(https://www.cadence.com/ja_JP/home/tools/silicon-solutions/protocol-ip.html)は、特に車載用に最適化されています。
3DFabricソリューションの拡張と向上
ケイデンスは、TSMC 3DFabric(R)向けのチップレット設計、パッケージング、システム解析を含めた完全なソリューションを提供する唯一のプロバイダーです。ケイデンスは、AIトレーニング市場の需要に対応するため、設計IPポートフォリオを拡大しており、Universal Chiplet Express(TM) (https://www.cadence.com/ja_JP/home/tools/silicon-solutions/protocol-ip/chiplet-and-d2d-connectivity/ucie-phy-and-controller.html)(UCIe(TM)) 16G N3Pソリューションとともに、N5/N4PのHBM3E(https://www.cadence.com/ja_JP/home/tools/silicon-solutions/protocol-ip/denali-memory-interface-and-storage-ip/hbm-phy/hbm3.html) 9.6GおよびN3PのプレシリコンHBM3E 10.4Gを含む3D-IC設計用のTSMC 9000認証のIPを提供しています。さらに、ケイデンスのHBM4テストチップは、CoWoS-Lなどの設計において、テープアウト用にそのまま使用できます。
Cadence Integrity(TM) 3D-ICプラットフォーム(https://www.cadence.com/ja_JP/home/tools/digital-design-and-signoff/soc-implementation-and-floorplanning/integrity-3dic-platform.html)は、3Dblox用リファレンス・フローによる結果品質（QoR）の向上と3DICフルフローQCのサポートを強化し、静的タイミング、パワーIR、熱に至るまでの全体的な最適化、チップ・パッケージ協調設計、高度なマルチフィジックス収束解析を可能にします。また、マルチチップレット設計のためのフィードスルー作成や、エンドツーエンドの3D-ICプランニング、パーティショニング、最適化のためのAI搭載ツールも新たにサポートします。
ケイデンスのSigrity(TM) Xテクノロジー(https://www.cadence.com/ja_JP/home/tools/system-analysis/signal-and-power-integrity.html/)とClarity(TM) 3D Solver(https://www.cadence.com/ja_JP/home/tools/system-analysis/em-solver/clarity-3d-solver.html/)は、Cadence Integrity(TM) 3D-IC Platformと統合することで、3Dblox Signal and Power Integrity（SIPI）解析のコンプライアンス自動化を促進します。この統合フローは、UCIeチャネルとHBMチャネルの高速Sパラメータ抽出と過渡時間領域解析を完全に自動化します。さらに、Cadence EMX(R) Planar 3D Solver(https://www.cadence.com/ja_JP/home/tools/system-analysis/em-solver/emx-planar-3d-simulator.html)はN3認証を取得し、N2P認証も取得中で、先端ノードIC設計の厳しい要求を満たすシミュレーション精度を高めています。
More-than-Moore Technologyの推進
ケイデンスは、More-than-Moore Technologyの継続的な推し進め、スケーリング技術の限界を押し広げ挑戦し続けています。ケイデンスのVirtuoso(R) Studio(https://www.cadence.com/ja_JP/home/tools/custom-ic-analog-rf-design/virtuoso-studio.html)は、アナログおよびRF設計の移行をサポートし、先端ノードとRFノードを使用することで設計の所要時間を大幅に短縮します。また、ケイデンスはTSMCのCompact Universal Photonic Engine（COUPE(TM)）の設計ソリューションの進化を促し、クラウドでのTSMC設計を通じて次世代の効率化を実現するとともに、GPUによって加速された計算能力でパフォーマンスを向上させます。
ケイデンス・コメント
Chin-Chi Teng（senior vice president and general manager of the Digital & Signoff Group）
「TSMCとの協業は、イノベーションの推進や顧客のシリコン開発期間の短縮に対するケイデンスのコミットメントをさらに強化します。認証された設計フロー、シリコン実証済みのIP、N2P、N3、N5といったTSMCの先進ノード・テクノロジーへのサポートを提供することで、設計者へ車載を含むインフラストラクチャAIおよびフィジカルAIアプリケーション全体における最先端ソリューションの開発に力を与えます。TSMCとともに、我々はスケーリング技術の限界を押し広げ、チップ設計とパッケージングにおける次世代の進歩を可能にしていきます。」
TSMCコメント
Lipen Yuan氏（senior director of advanced technology business development）
「ケイデンスのようなOpen Innovation Platform(R)（OIP）パートナーとの永続的な協力関係は、半導体設計における最も複雑な課題に取り組む上で極めて重要です。TSMCの先端プロセス技術を始め、3Dシリコンスタッキングとパッケージング技術をケイデンスの先端設計ソリューションと組み合わせることで、両社の共通顧客は、卓越したPPAの最適化を実現するとともに、設計からシリコンまでの時間を短縮できるようになります。TSMCとケーデンスは、技術を変革し、イノベーションを可能にするブレークスルーを共に推進し続けます。」
ケイデンスについて
ケイデンスはAI分野とデジタルツインのマーケットリーダーであり、シリコンからシステムまでのエンジニアリング設計におけてイノベーションを加速させる演算ソフトウェアのアプリケーションのパイオニアです。ケイデンスのIntelligent System Design戦略に基づくケイデンスの設計ソリューションは、ハイパースケールコンピューティング、モバイル通信、自動車、航空宇宙、産業、ライフサイエンス、ロボティクスなど、幅広い市場に対応するチップから電気機械システムまで、世界をリードする半導体およびシステム企業が次世代製品を構築するために不可欠なものです。2024年、ケイデンスはWall Street Journal紙により、世界で最も優れた経営を行っている企業トップ100に選ばれました。ケイデンスのソリューションは無限の可能性を提供します。ケイデンスに関する詳細についてはcadence.com(https://www.cadence.com/ja_JP/home.html)をご参照ください。
この件に関する問い合わせ先
フィールド・マーケティング部
TEL: 045-475-2311 FAX: 045-475-2218
E-mail: japan_pr@cadence.com
