【ライブ配信セミナー】チップレット実装に関する基礎とテスト・評価技術 6月27日(金)開催 主催:(株)シーエムシー・リサーチ

2025年5月28日(水)10時47分 PR TIMES

★富士通元技術スペシャリストが伝授 IEEE 1838・UCIe・ハイブリッドボンディングなど進化するチップレット技術に対応!次世代半導体実装・テストの基礎から評価技術までを網羅する実践講座。

[画像: https://prcdn.freetls.fastly.net/release_image/12580/2832/12580-2832-8e3b02cfb3118f01d56e82c1c262f447-960x720.jpg?width=536&quality=85%2C75&format=jpeg&auto=webp&fit=bounds&bg-color=fff ]
先端技術情報や市場情報を提供している(株)シーエムシー・リサーチ(千代田区神田錦町: https://cmcre.com/ )では、 各種材料・化学品などの市場動向・技術動向のセミナーや書籍発行を行っておりますが、 このたび「チップレット実装に関する基礎とテスト・評価技術」と題するセミナーを、 講師に亀山 修一 氏(愛媛大学 客員教授)をお迎えし、2025年6月27日(金)13:30より、 ZOOMを利用したライブ配信で開催いたします。 受講料は、 一般:44,000円(税込)、 弊社メルマガ会員:39,600円(税込)、 アカデミック価格は26,400円(税込)となっております(資料付)。
セミナーの詳細とお申し込みは、 弊社の以下URLをご覧ください!
質疑応答の時間もございますので、 是非奮ってご参加ください。
 
 

詳細を見る :
https://cmcre.com/archives/133007/

 
 
【セミナーで得られる知識】
 ・ 電子回路テストの基礎知識
 ・ チップレットの概要
 ・ チップレットテストの考え方と動向
 ・ バウンダリスキャンの基礎知識とチップレットテスト規格 IEEE 1838
 ・ TSV接続障害回避技術とUCIe規格
 ・ アナログバウダリスキャンによるTSV接続の新しい評価技術
  
【セミナー対象者】
 チップレットの実装やテストに興味がある方
  
  
1)セミナーテーマ及び開催日時
テーマ:チップレット実装に関する基礎とテスト・評価技術
開催日時:2025年6月27日(金)13:30〜16:30
参 加 費:44,000円(税込) ※ 資料付
   * メルマガ登録者は 39,600円(税込)
   * アカデミック価格は 26,400円(税込)
講 師:亀山 修一 氏  愛媛大学 客員教授
  
  
〈セミナー趣旨〉
チップレットは多数のチップを1パッケージに集積する技術であり、従来からのチップ単体テスト手法だけでなく、チップレットのための新たなテスト手法が必要となる。本講座では電子回路テストの基礎技術を紹介したうえで、チップレットの概要、チップレットテストの考え方、真のKGD(Known Good Die)選別のためのテスト手法、ウェーハプローブの課題と最新動向、インターポーザのテスト、システムレベルテスト、SDC(サイレントデータ破損)、チップレット相互接続テストのためのバウンダリスキャンとIEEE 1838規格、TSV接続障害リペア方式とUCIe規格、ハイブリッドボンディングなど超狭ピッチTSV接続を評価するための新たな計測方法などを紹介する。
  
  
※本セミナーは、当日ビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。推奨環境は当該ツールをご参照ください。後日、視聴用のURLを別途メールにてご連絡いたします。
★受講中の録音・撮影等は固くお断りいたします。
  
  
2)申し込み方法
シーエムシー・リサーチの当該セミナーサイトからお申し込みください。
折り返し、 視聴用のURLを別途メールにてご連絡いたします。
詳細はURLをご覧ください。
  

詳細を見る :
https://cmcre.com/archives/133007/

  
  
3)セミナープログラムの紹介
1. はじめに
 1.1. 講師紹介
 1.2. 富士通の大型計算機のテクノロジーとテスト技術
 1.3. バウンダリスキャンの採用と普及活動
  
2. チップレットの概要
 2.1. チップレットとは
 2.2. なぜ、今チップレットなのか
 2.3. ムーア則とスケーリング則
 2.4. チップレットの効果
 2.5. チップレットの適用事例
 2.6. チップレット実装の例
 2.7. インターポーザの動向
 2.8. インターポーザの事例
  
3. チップレットテストの動向
 3.1. チップレット集積のテストフロー
 3.2. KGD(Known Good Die)の重要性
 3.3. ウェーハプローブテスト
 3.4. 真のKGD選別とIntelの戦略
 3.5. 積層ダイテストとファイナルテスト
 3.6. システムレベルテストSLT
 3.7 .ICの構造テストと機能テスト
 3.8. ATEとSLTのテストメカニズム
 3.9. サイレントデータ破損(Silent Data Corruptions)
 3.10. インターポーザのテスト(接触方式と非接触方式)
 3.11. TSMCのPGD(Pritty-Good-Die)テスト
 3.12. EBテスタとCMOS容量イメージセンサによる非接触テスト
  
4. チップレット間のインターコネクションテスト
 4.1. チップレットは小さな実装ボード
 4.2. 実装ボードの製造試験工程
 4.3. 実装ボードやチップレットの機能テストと構6.Q&A造テスト
 4.4. バウンダリスキャンの基礎知識
 4.5. IEEE 1149.1 バウンダリスキャンテスト回路
 4.6. バウンダリスキャンテストによるはんだ接続不良検出動作例
 4.7. オープンショートテストパターン
 4.8. ロジック-メモリ間のインターコネクションテスト
 4.9. チップレットテスト規格IEEE 1838とチップ間相互接続テスト
 4.10. チップ積層後のIEEE 1838 FPPによる各チップの機能テスト
 4.11. チップ積層後のTSV接続障害復旧方式とUCIe規格
 4.12. Structural Test 〜ボードテストとICテストでの違い〜
 4.13. ポストボンドテスト方式の学会発表例
 4.14. TSMCのチップレットテスト事例
 4.15. 策定中のチップレット規格IEEEP 3405 Chiplet Interconnect Test & Repair
 4.16. 進化するバウンダリスキャン関連規格
  
5. TSVの接続品質評価技術
 5.1. 3D-ICのチップ間接続(TSV,ハイブリッドボンディング)の高密度化と課題
 5.2. TSV接合での欠陥と相互接続障害
 5.3. 従来評価技術(デイジーチェイン、ケルビン計測)の問題点
 5.4. X線CT画像によるTSV接続評価と課題
 5.5. TSV接続評価時のアウトライヤ検出の重要性
 5.6. TSVの個別抵抗計測による効果
 5.7. アナログバウンダリスキャンIEEE 1149.4による精密微少抵抗個別計測
 5.8. 従来のIEEE 1149.4 標準抵抗計測法の問題点と解決案
 5.9. 真のTSV個別4端子計測法の実現
 5.10. TSV計測回路の3D-ICへの実装例
 5.11. 新評価方式の適用提案
  
6. Q&A

4)講師紹介
亀山 修一 氏  愛媛大学 客員教授
【講師経歴】
 1972年 富士通(株)に入社以来一貫して生産技術部門でサーバー /スパコン等の電子回路の試験技術/試験設備の開発に従事、
 2017年 退職。
 現在、愛媛大学 客員教授、産総研 客員研究員、JEITA 3D半導体モジュールWGメンバ、ミニマルファブ推進機構アドバイザ、富士通技術士会 顧問、バウンダリスキャン協会 代表、半導体関連企業等のコンサル、亀山技術士事務所代表。
【活 動】
 大型計算機向け論理モジュールや3D-LSI/チップレットに関する研究論文をIEEE、電子情報通信学会、エレクトロニクス実装学会等で多数発表。
 IEEE、電子情報通信学会、エレクトロニクス実装学会、日本技術士会等の会員。
 IEEE ITC-Asia2023 Industrial co-Chair、エレクトロニクス実装学会の学会誌編集委員/3Dチップレット研究会委員。愛媛大学、東海大学、都立大学等で非常勤講師。
 博士(工学)、技術士(電気電子)。
【著 書】
 バウンダリスキャンハンドブック(青山社、監訳)、Three-Dimensional Integration of Semiconductors (Springer、共著)ほか
  

詳細を見る :
https://cmcre.com/archives/133007/

  
  
 
5)近日開催ウェビナー(オンライン配信セミナー)のご案内
〇両親媒性物質との分子複合体形成を利用した医薬、香粧品材料の開発とその評価
 2025年5月30日(金)13:30〜16:30
 https://cmcre.com/archives/132054/
〇分離プロセスの工業化スケールアップ及び省エネノウハウ〜 化学プロセスシミュレータ使用法及びピンチ解析伝授 〜
 2025年6月2日(月)10:30〜16:30
 https://cmcre.com/archives/130782/
〇EVにおける超急速充電の課題と対応
 2025年6月3日(火)13:30〜16:30
 https://cmcre.com/archives/130917/
〇2時間で理解するコンピューター創薬入門
 2025年6月4日(水)10:00〜12:00
 https://cmcre.com/archives/131990/
〇大規模AI基盤を支える光電融合技術の基礎と展望
 2025年6月4日(水)13:30〜16:30
 https://cmcre.com/archives/131819/
〇シランカップリング剤:反応メカニズムと使い方
 2025年6月6日(金)13:30〜16:30
 https://cmcre.com/archives/131961/
〇次世代自動車・データセンタ用サーバ電源高性能化に対応するSiC/GaNパワーデバイスの技術動向と課題
 2025年6月11日(水)10:30〜16:30
 https://cmcre.com/archives/125549/ 
〇マテリアルズインフォマティクスの中核をなす計算科学シミュレーション技術
 2025年6月12日(木)10:30〜16:30 
 https://cmcre.com/archives/132698/
○リチウムイオン電池のリユースに向けた劣化診断技術
 2025年6月16日(月)13:30〜16:30
 https://cmcre.com/archives/132823/
○医薬品製造における不純物の取り扱いと当局への対応の重要ポイント
 2025年6月17日(火)10:30〜16:30
 https://cmcre.com/archives/132112/
○半導体デバイスの3D集積化の基礎と先進パッケージの開発動向
 2025年6月19日(木)13:30〜16:30
 https://cmcre.com/archives/132760/
○不確実な未来に対峙する長期戦略立案 「シナリオ・プランニング」の基礎
 2025年6月20日(金)13:30〜17:00(会場セミナー)
 https://cmcre.com/archives/133240/
○金属3Dプリンタにおける粉末材料および金属粉末の産業応用
 2025年6月24日(火)13:30〜16:30 
 https://cmcre.com/archives/132351/
○多孔性金属錯体(MOF)の合成・分析・使用法の基礎と様々な応用展開例
 2025年6月25日(水)13:30〜16:30
 https://cmcre.com/archives/132221/
○有機フッ素化合物(PFAS)の最新規制動向と要求事項
 2025年6月26日(木)13:30〜16:30
 https://cmcre.com/archives/132741/
○チップレット実装に関する基礎とテスト・評価技術
 2025年6月27日(金)13:30〜16:30
 https://cmcre.com/archives/133007/
○次世代パワー半導体とパワーデバイスの結晶欠陥評価技術とその動向
 2025年6月30日(月)13:30〜16:30
 https://cmcre.com/archives/132078/
○プラスチックリサイクルとバイオプラスチックの基礎と応用、最新動向
 2025年7月1日(火)13:30〜16:30
 https://cmcre.com/archives/130108/
○バイオリアクターの設計とスケールアップ
〜 製薬・食品・環境の実務に役立つ設計計算から最新技術の解説まで 〜
 2025年7月3日(木)10:30〜16:30 
 https://cmcre.com/archives/133109/
  
  
  
☆開催予定のウェビナー一覧はこちらから!↓
 https://cmcre.com/archives/category/cmc_all/
  
  
6)関連書籍のご案内
 
☆発行書籍の一覧はこちらから↓
 https://cmcre.com/archives/category/cmc_all/
  
                              以上
  
                              以上

PR TIMES

「チップ」をもっと詳しく

「チップ」のニュース

「チップ」のニュース

トピックス

x
BIGLOBE
トップへ